Socionext ha annunciato lo sviluppo di un chip HPC per data center AI basato sul nodo produttivo TSMC A14, una delle prossime tecnologie di punta della fonderia taiwanese. L’obiettivo immediato è arrivare al tape-out di una piattaforma di test entro settembre 2025.
Il campione servirà a verificare la scalabilità dell’architettura XPU sul processo a 1,4 nm, passaggio chiave per preparare futuri chip destinati alla produzione di massa. È una mossa interessante perché anticipa il lavoro necessario per ridurre i rischi di sviluppo sui nodi più avanzati.
Socionext punta su TSMC A14 per i futuri SoC HPC dedicati all’AI
La società giapponese sta lavorando a un SoC per calcolo ad alte prestazioni pensato per l’infrastruttura dei data center AI. Il programma include la realizzazione di un chip di prova, utile a validare comportamento, scalabilità e fattibilità dell’architettura prima del passaggio a soluzioni commerciali vere e proprie.
La scelta di A14 mostra una direzione precisa: portare su un nodo di nuova generazione progetti personalizzati ad alte prestazioni, in un momento in cui la domanda di acceleratori e piattaforme compute per l’intelligenza artificiale continua a crescere.
- Socionext sta sviluppando un SoC HPC per infrastrutture AI.
- Il progetto è basato sul futuro processo TSMC A14.
- Il tape-out del chip di test è previsto entro settembre 2025.
- Il campione servirà a validare la scalabilità dell’architettura XPU sul nodo a 1,4 nm.
Cosa promette TSMC A14 e perché conta per i chip di nuova generazione
A14 è il nodo che seguirà N2 nella roadmap logica avanzata di TSMC ed è atteso per la produzione di massa nel 2028. Per i progettisti di chip, il suo valore sta nel miglioramento complessivo di prestazioni, consumi e densità, tre parametri decisivi nei data center AI dove efficienza e potenza di calcolo devono crescere insieme.
Le stime indicate da TSMC parlano di progressi a livello di intero nodo rispetto a N2: a parità di consumo si prevede un incremento di velocità tra il 10% e il 15%, mentre a parità di prestazioni il consumo può scendere tra il 25% e il 30%. La densità logica dovrebbe inoltre aumentare di oltre il 20%, elemento che può tradursi in chip più complessi e meglio ottimizzati.
- Produzione di massa prevista per il 2028.
- Velocità superiore del 10-15% a parità di potenza rispetto a N2.
- Consumi inferiori del 25-30% a parità di prestazioni.
- Densità logica in aumento di oltre il 20%.
