Samsung punterebbe a completare il primo kit di progettazione, o PDK, per il packaging 3D Cube-H all’inizio del 2027. Seguirebbero valutazioni con potenziali clienti: si tratta di una tappa di sviluppo, ancora precedente a un’eventuale produzione commerciale.
Il packaging definisce il modo in cui i chip vengono assemblati e collegati. 3D Cube-H consentirebbe di impilare verticalmente più chip logici, con un’attenzione particolare ai processori per l’intelligenza artificiale.
La variante H usa l’hybrid bonding, mentre la 3D Cube-T già sviluppata ricorre al collegamento per termocompressione. L’obiettivo indicato è una distanza fra i punti di connessione di circa 6 micrometri, contro almeno 25 micrometri per la soluzione TC.
Connessioni più ravvicinate permetterebbero di aumentare i collegamenti tra chip nello stesso ingombro. Sono prospettati anche consumi inferiori per bit e vantaggi termici, ma restano benefici potenziali, senza risultati pubblici quantificati.
