Qualcomm ha completato la validazione hardware della sua prima architettura HBC, sigla di High Bandwidth Compute, pensata per accelerare i carichi di inferenza AI con un approccio diverso rispetto alla memoria HBM tradizionale.
La novità non riguarda solo la velocità pura: HBC punta infatti a migliorare anche l’efficienza energetica, combinando memoria LPDDR impilata e calcolo vicino alla memoria. I primi campioni della AI250 sono attesi nella prima metà del 2027, segnale che la tecnologia è passata dalla fase concettuale a un percorso di prodotto più concreto.
Come funziona l’architettura HBC sviluppata da Qualcomm
L’idea alla base di HBC è sovrapporre più strati di memoria LPDDR sopra il chip di calcolo, collegando i vari livelli tramite TSV, ciòè interconnessioni verticali attraverso il silicio. In questo modo Qualcomm riduce drasticamente la distanza che i dati devono percorrere tra memoria e unità di elaborazione, passando da misure dell’ordine dei centimetri a poche decine di micrometri.
A differenza delle soluzioni HBM, che puntano soprattutto sulla larghezza di banda ottenuta con stack di DRAM dedicati, qui il focus è sull’inferenza AI e sull’efficienza del trasferimento dati.
AI250 alza l’asticella e prepara il passaggio alla fase commerciale
Per la prima generazione, Qualcomm indica per AI250 una banda memoria effettiva di 133 TB/s, pari a un incremento di 18 volte rispetto alla AI200 basata su LPDDR5X. È un salto molto netto, che mostra quanto l’azienda voglia differenziare la propria proposta per l’inferenza nei data center puntando su una strada alternativa alla memoria HBM.
La validazione completata è avvenuta su un campione iniziale con stack DRAM a due livelli. Nei test, la banda per watt ha superato di oltre cinque volte quella di HBM4, anche se non ha ancora raggiunto l’obiettivo dichiarato in precedenza, fissato a sei volte.
La roadmap datacenter già condivisa da Qualcomm colloca la prima generazione HBC sulla AI250, mentre la futura AI300 dovrebbe passare alla seconda generazione della stessa architettura. In quel caso il traguardo progettuale indicato è ancora più ambizioso, con una banda memoria effettiva fino a 54 volte superiore rispetto alla AI200.
