NVIDIA starebbe preparando un salto importante per la futura Rosa CPU, il processore che raccoglierà l’eredità di Vera nella generazione Feynman. Le ultime indiscrezioni indicano l’adozione del nodo TSMC A16 con alimentazione dal retro del wafer, una soluzione pensata per migliorare efficienza elettrica e spazio disponibile per le interconnessioni.
Il debutto è atteso nel 2028 sulla piattaforma data center Rosa Feynman, mentre l’arrivo su PC consumer sarebbe pianificato per il 2030. È una tabella di marcia ancora lontana, però interessante perché mostra in anticipo la direzione tecnica scelta da NVIDIA per i suoi futuri sistemi CPU orientati all’AI.
TSMC A16 può essere il nodo scelto per la futura Rosa CPU di NVIDIA
Le informazioni circolate nelle ultime ore indicano che Rosa potrebbe usare il processo A16 di TSMC, evoluzione della famiglia a 2 nm. In alternativa si parla comunque di un nodo 2 nm avanzato, ma l’ipotesi A16 è quella più interessante perché aggiunge una novità tecnica precisa: la distribuzione dell’alimentazione sul lato posteriore del wafer.
Rispetto al nodo N2P, TSMC indica per A16 un aumento della densità fino a 1,1 volte. Il vantaggio più concreto, però, non è solo nella miniaturizzazione: spostando la rete di alimentazione sul retro, il fronte del chip può essere sfruttato meglio per il routing dei segnali, con possibili benefici su prestazioni e efficienza.
- Rosa è indicata come successore di Vera all’interno della generazione Feynman.
- Il lancio della piattaforma data center Rosa Feynman è atteso nel 2028.
- L’arrivo su piattaforme PC consumer sarebbe pianificato per 2030.
- Il nodo A16 integra la tecnologia di alimentazione posteriore chiamata Super Power Rail.
Rigel sarà il cuore della Rosa CPU con focus su prestazioni single core più alte
Sul fronte architetturale, Rosa userà core proprietari Rigel basati su set di istruzioni Arm v9.2. NVIDIA ha già collegato questa CPU ai carichi agentic AI, segnale che la progettazione punta a sistemi capaci di gestire modelli, orchestrazione e inferenza con una componente CPU più forte e specializzata.
Il confronto più diretto è con Vera, che utilizza core Olympus. L’obiettivo dichiarato per Rigel è ottenere una prestazione single core superiore a parità di area del die, un aspetto importante soprattutto nei contesti in cui latenza, orchestrazione dei task e risposta del sistema contano quanto il throughput puro.
- Core CPU proprietari Rigel.
- Base architetturale Arm v9.2.
- Target dichiarato: più prestazioni per singolo core rispetto a Olympus a parità di superficie del chip.
- Orientamento esplicito ai carichi di lavoro legati all’AI agentica.
L’alimentazione posteriore rende il processo più complesso ma può portare vantaggi concreti
Il passaggio all’alimentazione posteriore non è solo una scelta di marketing tecnologico. La rete di alimentazione spostata sul retro del wafer serve a migliorare l’efficienza della distribuzione energetica, ridurre il fenomeno dell’IR drop e liberare spazio sul lato frontale per i collegamenti di segnale.
C’è però un costo industriale in termini di complessità. Per il nodo 2 nm, le lavorazioni di lucidatura chimico-meccanica risultano già oltre il doppio rispetto al 7 nm; con l’introduzione della distribuzione di potenza posteriore, la domanda legata a questi passaggi produttivi aumenterebbe di un ulteriore 15-20% rispetto a un 2 nm convenzionale.
- La tecnologia Super Power Rail sposta l’alimentazione sul retro del wafer.
- I benefici attesi riguardano efficienza energetica, riduzione della caduta di tensione e più spazio per il routing dei segnali.
- Lato produzione, i passaggi CMP diventano ancora più impegnativi.
- La maggiore complessità può incidere su costi e capacità produttiva nelle prime fasi.
