IBM ha annunciato una svolta importante nel settore dei semiconduttori con la prima tecnologia per chip sotto 1 nanometro. Il nuovo traguardo porta l’architettura dei transistor a 0,7 nanometri, indicati anche come 7 angstrom, spingendo la miniaturizzazione verso una scala sempre più vicina ai limiti atomici.
Il dato più concreto riguarda la densità: su un chip grande quanto un’unghia si possono integrare quasi 100 miliardi di transistor, con una densità vicina al doppio rispetto al chip IBM a 2 nanometri presentato nel 2021. Per chi guarda all’evoluzione di AI, cloud e infrastrutture di calcolo, è un passo tecnico da seguire con attenzione.
IBM porta i chip a 0,7 nanometri con una nuova architettura 3D
La novità ruota attorno a NanoStack, una nuova architettura di transistor sviluppata da IBM che adotta un design tridimensionale a nanosheet. Invece di disporre i transistor solo sul piano, la struttura li impila in verticale e li sfasa, così da aumentare il numero di elementi integrabili nella stessa area del chip.
Questo approccio usa l’integrazione sequenziale 3D e permette anche di impiegare materiali differenti nei vari strati, così da ottimizzare in modo separato prestazioni ed efficienza energetica. IBM descrive NanoStack come il primo design noto nel settore per transistor a nanosheet tridimensionali, evoluzione diretta della propria architettura a nanosheet già introdotta in precedenza.
- Nodo dichiarato di 0,7 nanometri, equivalente a 7 angstrom.
- Quasi 100 miliardi di transistor in un chip grande quanto un’unghia.
- Densità di transistor vicina al doppio rispetto al chip IBM a 2 nanometri del 2021.
- Struttura 3D con transistor impilati verticalmente per aumentare la capacità a parità di superficie.
Prestazioni ed efficienza migliorano rispetto ai 2 nanometri
IBM indica che, rispetto a un chip a 2 nanometri, la nuova tecnologia può offrire fino al 50% di prestazioni in più oppure fino al 70% di efficienza energetica in più, a seconda del punto di lavoro scelto. È un risultato rilevante soprattutto per carichi come AI generativa, data center e cloud infrastructure, dove consumo e throughput hanno un impatto diretto sui costi.
L’azienda ha anche validato la fattibilità del progetto con diversi esperimenti, tra cui bonding di strati dielettrici ultrasottili nell’integrazione CMOS, ingegneria a doppio canale e inverter CMOS con comportamento di commutazione in linea con le attese.
- Fino al 50% di incremento prestazionale rispetto al nodo a 2 nanometri.
- Fino al 70% di miglioramento dell’efficienza energetica.
- SRAM riducibile fino al 40%, con vantaggi per densità e banda nei carichi AI avanzati.
- Target d’uso: AI generativa, infrastrutture cloud e prossima generazione di elettronica.
Quando può arrivare in produzione la tecnologia NanoStack
IBM ritiene che NanoStack possa essere applicata già ai primi nodi sotto 1 nanometro e stima un possibile ingresso in produzione entro i prossimi cinque anni. L’azienda vede questa piattaforma come una base capace di sostenere almeno un decennio di sviluppo nei processi semiconduttori.
Per ora si tratta di una tecnologia di ricerca avanzata, non di un prodotto commerciale con listino o disponibilità immediata. Proprio per questo il dato più utile è la finestra temporale: se i tempi verranno rispettati, NanoStack potrebbe diventare uno dei riferimenti della prossima generazione di chip ad alte prestazioni.
- Possibile ingresso in produzione entro 5 anni.
- Applicazione prevista a partire dai nodi sotto 1 nanometro.
- Piattaforma considerata utile per almeno 10 anni di evoluzione dei processi.
- Nessun prezzo o disponibilità commerciale annunciati al momento.
